(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A) (11) 特許出願公開番号

特開平7-201634

(43) 公開日 平成7年(1995) 8月4日

(51) Int. Cl. 6

. H 0 1 F

識別記号

庁内整理番号

FI

技術表示箇所

H 0 1 G 4/12

17/00

3 4 9

D 8123-5E

審査請求 未請求 請求項の数5

OL

(全5頁)

(21) 出願番号

特願平5-336698

(22) 出願日

平成5年(1993)12月28日

(71) 出願人 000003067

ティーディーケイ株式会社

東京都中央区日本橋1丁目13番1号

(72) 発明者 原田 拓

東京都中央区日本橋一丁目13番1号ティー

ディーケイ株式会社内

(74) 代理人 弁理士 南條 眞一郎


(54) 【発明の名称】セラミックチップ部品


(57) 【要約】

(修正有)

【目的】 プリント基板に半田付けする場合に半田ブリ ッジの発生がなく、製造工程数が少なく、製品不良の発 生も少なくする。

【構成】 セラミック層を積層し、積層されたセラミッ ク層の間に内部電極が形成され、内部電極が外部電極に 接続されたセラミックチップ部品の外部電極をセラミッ クチップ部品が半田付けされる面のみに形成する。セラ ミックチップ部品の内部電極をセラミック層を貫通して 形成されたスルーホール内の導体によって電気的に接続 し、この導体を外部電極に接続する。これにより、半田 が端子電極の半田付け部以外の部分に付着することに起 因する半田ブリッジの発生がなくなる。また、端子電極 は生のセラミック素体に印刷手段により形成し、セラミ ック焼成時に同時に焼き付けられるから、端子電極を焼 き付ける工程が不要でメッキ工程も不要であるからメッ キ液が部品中に侵入し、製品不良が発生することもな V1.





10

20

50

る。

1

【特許請求の範囲】

【請求項1】 積層されたセラミック層の間に内部電極 が形成されたセラミックチップ部品であって、

前記セラミック層にはスルーホールが形成され、

前記スルーホール内に導電体が充填され、

前記内部電極と前記導電体が電気的に接続され、

前記外部電極は前記セラミックチップ部品が半田付けされ れる面のみに形成され、

前記導電体が前記外部電極に接続されたセラミックチッ プ部品。

【請求項2】 前記内部電極がセラミックチップ部品の 外周部に露出していない請求項1記載のセラミックチッ プ部品。

【請求項3】 前記セラミック層が誘電体であり、前記 内部電極がコンデンサ電極である請求項1又は請求項2 記載のセラミックチップ部品。

【請求項4】 前記セラミック層が絶縁体であり、前記 内部電極が抵抗体である請求項1又は請求項2記載のセ ラミックチップ部品。

【請求項5】 前記セラミック層が絶縁体であり、前記 内部電極がインダクタである請求項1又は請求項2記載 のセラミックチップ部品。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本願発明は表面実装部品(Surfac e Mounting Device=SMD) であるセラミックチップ 部品の構造に係るものである。

[0002]

【従来の技術】各種電子装置の普及が進む中で、これら の装置の小型軽量化が急速に進んでいる。特に、カメラ 一体型VTR、携帯電話器、ノート型パーソナルコンピ ュータ、パームトップ型コンピュータ等携帯することを 目的とする電子装置においては小型軽量化の速度が著し い。このような電子装置の小型軽量化が進められる中で 使用される各種電子部品の小型軽量化が進められるとと もに、電子部品を実装する手段も従来のプリント基板に 設けられたスルーホールに使用される電子部品のピンを 挿入し半田付けするものから、プリント基板上に設けら れた導電パターンのランドに電子部品を載置・半田付け する表面実装技術(Surface Mounting Technology=S MT)へと変化している。

【0003】このSMTにおいて用いられる電子部品は 表面実装部品 (Surface Mounting Device=SMD) と 総称され、半導体部品はもちろんのことコンデンサ、抵 抗器、インダクタ、フィルタ等があり中でも特に小型の 部品であるコンデンサ及び抵抗器はセラミックチップ部 品と呼ばれている。セラミックチップ部品の大きさには 種々のものがあるが、現在実用されているセラミックチ ップ部品で最小のものは「1005」と呼ばれる0.5m m, 長さ1.0mmの大きさである。

【0004】一方、主要電子部品であるICのピン間隔 は以前はICピッチと呼ばれる2.54mm(1/10イ ンチ) あるいは3.175mm (1/8インチ) が殆どで あったが、現在はハーフピッチと呼ばれる1.27mm (1/20インチ)のものが主流となっている。一括リ フロー半田付けの技術的限界は 0.5 mmピッチと言われ ていたが、現在の技術的要求としては1mmに4本すなわ ち0.25mmピッチの配線が求められており、実際に0. 4mmあるいは0.3mmピッチも試験的に行われている。 【0005】また、部品が取り付けられているプリント 基板上の部品が取り付けられるランドパターンの間に通 される回路パターン数は従来のICピッチのピン間に3 本であったが、最近は5本通すことが行われている。こ の時の回路パターンの幅は0.1mm、パターン同士の間 隙は0.154mm程度である。また、ハーフピッチの場 合には従来1本であった回路パターンが2本になってい

2

【0006】代表的なセラミックチップ部品である積層 セラミックコンデンサの外観を図1 (a)に、断面構造 を同(b)に示す。この積層セラミックコンデンサは直 方体形状の本体1と、本体1の1組の対向面全体を覆っ て形成された端子電極2,3から構成されている。この 本体1は、BaTiO3-Nb2O5系セラミック誘電体 層 4-1, 4-2・・・4-7とこれらの誘電体層の間に形成 されたPd, Ag-Pd合金, Ni等の導電体層からな る6枚の内部電極5-1,5-2,5-3及び6-1,6-2,6 -3から構成されており、直方体形状の両端部を覆って端 子電極2及び3が形成されている。内部電極5-1, 5-2 及び5-3は端子電極2に接続されており、内部電極6-1, 6-2及び6-3は端子電極3に接続され、このことに より内部電極5と6の間に形成されたコンデンサが並列 接続され、全体で1個のコンデンサが形成されている。 【0007】端子電極2,3は焼成されたセラミック本 体1に印刷塗布された導電ペイントを焼成するかあるい は焼成されたセラミック本体1に金属板を嵌挿すること によって形成されており、この端子電極2, 3の外側に はニッケルメッキが施され、さらに積層セラミックコン デンサをプリント基板に実装する際に良好な半田付けを 得るために錫メッキあるいは半田メッキが施されてい 40 る。

【0008】このように狭い間隔のプリントパターンを 有するプリント基板にセラミックチップ部品を固定する 場合に半田付けが重要な問題になり、特に半田付けをフ ローソルダリング法によって行う場合には溶融した半田 によって形成される半田フィレットによって接続されて はならないパターンが接続されてしまう「半田ブリッ ジ」が形成されることがあり、そのような場合には修復 不能な不良品を発生させることになる。

【0009】半田ブリッジが形成される過程を図3によ り説明する。図3に示されたのは、プリント基板の両面 10

にチップ部品とリード付部品を混在させて実装する混在 実装方式の工程例である。ガラスエポキシ板等から形成 されたプリント基板 20のA面, B面の両面には銅箔等 からなるプリントパターンパッド21A, 21Bが形成され、パッド21A, 21Bの一部にはチップ部品を半田付けするためのランド22A, 22B及びリード付き 部品のリードが半田付けされるランド23A, 23Bが 形成されている。プリントパターンパッド21A, 21Bのうちランド22A, 22B, 23A, 23B以外の部分には半田が付着するのを防止するソルダレジスト24A, 24Bが形成されており、パッド21Aとパッド21Bはスルーホール25によって接続されている。

【0010】初めに、A面にチップ部品を固定するための紫外線硬化型接着剤26が上側の面である部品取付位置に塗布される(a)。次に、チップ部品1Aを接着剤26に付着させ(b)、紫外線27を照射することにより接着剤26を硬化させ(c)、チップ部品を接着する。このようにしてA面のチップ部品の取付が終了する。

【0011】B面にチップ部品を取り付けるためにプリント基板を裏返してB面を上側とし(d)、B面のランド22B、22Bにクリーム半田28、28を塗布する。次に、チップ部品1Bをクリーム半田28、28に付着させ、チップ部品を仮固定する(e)。このようにしてB面のチップ部品の取付が終了する。

【0012】このようにチップ部品が取り付けられたB面の半田付けを行う。この半田付けは赤外線29を用いたリフローソルダリング法で行われ、クリーム半田が溶融し30、30で示される半田接合部が形成され

(f)、B面の半田付けは終了する。

【0013】B面の半田付けが終了すると、B面側からスルーホール25, 25にリード付部品31のリード線32, 32を挿入する。このようにしてA面のチップ部品の取付が終了する(g)。

【0014】このようにしてチップ部品1Aとリード付部品31とが取り付けられたA面の半田付けを行うが、この半田付けはA面の半田付けと異なり、溶融半田槽を用いたフローソルダリング法で行われ、チップ部品1Aとリード付部品31とが取り付けられたA面に半田槽の溶融半田が接触し付着することにより半田接合部33,33及び34,34が形成され、A面の半田付けが終了する。

【0015】このようにしてプリント基板20にチップ 部品1A、1B及びリード付部品31が半田付けにより 取り付けられるが、この際図4に示されたようにセラミックチップ部品の電極端子に施されている錫メッキある いは半田メッキ部にも溶融した半田が付着し、その付着 半田の量が多いときにソルダレジストを越えて溶融半田 が隣接するランドにはみ出し、半田ブリッジ35Aある いは35Bが形成されることがある。この半田ブリッジ 50

を除去することは非常に困難であり、特にチップ部品が 高密度に実装されている場合には全く不可能である。そ

高密度に実装されている場合には全く不可能である。そ のため、半田ブリッジが生じたプリント基板は廃棄せざ るを得ない。

【0016】また、従来のセラミックチップ部品の端子電極は内部電極が露出されて焼成されたセラミック本体の端部に導電ペイントを印刷塗布・焼成するかあるいは焼成されたセラミック本体2に金属キャップを嵌挿することによって形成されている。そして、セラミックチップ部品をプリント基板に実装するため端子電極にニッケルメッキが施され、さらに積層セラミックコンデンサ1をプリント基板に実装するために錫メッキあるいは半田メッキが施されているため、露出した内部電極を介してセラミックチップ部品の製造工程数が多く、メッキ工程においてメッキ液が部品中に侵入し、製品不良が発生することがある。

[0017]

【発明の概要】本願においては、プリント基板に半田付けする場合に半田ブリッジが発生することがなく、製造工程数が少なく、製品不良が発生することが少ないセラミックチップ部品の構造を提供する。

【0018】そのために、本発明においてはセラミックチップ部品の表面の端子電極をセラミックチップ部品の両端部の全体を覆うものから、半田付けがなされる上下面の両端部だけに限定して形成されたものにし、内部電極を外部電極によって外部で接続するものから、スルーホールによって内部で接続するものにする。

【0019】このように構成すると、半田が端子電極の半田付け部以外の部分に付着することに起因する半田ブリッジの発生がなくなる。また、端子電極は生のセラミック素体に印刷手段により形成し、セラミック焼成時に同時に焼き付けられるから、端子電極を焼き付ける工程が不要となる。そして、メッキ工程も不要であるからメッキ工程においてメッキ液が部品中に侵入し、製品不良が発生することもない。

[0020]

40

【実施例】図により本願発明の実施例を説明するが、この実施例においては従来例と同様に最も代表的なセラミックチップ部品であるセラミックコンデンサを示す。本発明の実施例である積層セラミックチップコンデンサの外観を図2(a)に、断面構造を同(b)に示す。この積層セラミックコンデンサは図1に示された従来の積層セラミックコンデンサと同様に、直方体形状の本体11と、本体11の上下の対向面に各々形成された端子電極12,12、及び13,13、から構成されている。【0021】この本体11は、BaTiO3-Nb2O5系セラミック誘電体層14-1、14-2・・14-7とこれらの誘電体層の間に形成されたPd,Ag-Pd合金、Ni等の導電体層からなる6枚の内部電極15-1、15-2、15-3及び16-1、16-2、16-3から構成さ

20

れている。内部電極 15-1, 15-2及び 15-3はスルーホール 17によって端子電極 12及び 12 に接続されており、内部電極 6-1, 6-2及び 6-3はスルーホール 17によって端子電極 3 に接続されている。このことにより内部電極 15 と 16 の間に形成されたコンデンサが並列接続され、全体で 1 個のコンデンサが形成されている。

【0022】本願発明のセラミックチップ部品を図3に示された混在実装方式において用いた場合の半田付け状態を図5に示す。この図においても図3と同様にプリント基板20にセラミックチップ部品10A,10B及びリード付部品31が半田付けにより取り付けられる。このときに行われる半田付け方法すなわちリフロー半田付け法及びフロー半田付け法は図3の場合と同じであるから、リード付部品31の半田付け状態は変わらない。

【0023】しかし、本発明のセラミックチップ部品10A,10Bの電極端子12,12′,13,13′は従来のセラミックチップ部品1A,1Bの電極端子2,3がセラミックチップ部品1A,ABの端部の全体を覆っているのに対し、半田付けがなされる部分のみに形成されている。そのため半田付けがなされる部分のみに半田層36A,36A,36B,36Bが形成され、それ以外の面に半田が付着することはない。したがって、従来のもののように付着半田の量が多くソルダレジストを越えて溶融半田が隣接するランドにはみ出し、半田ブリッジが形成されるということがない。また、半田の消費量も少ない。

【0024】そして、電極端子の形成は生のセラミック素体に印刷し、セラミックを焼成する時に同時に焼き付けて形成することができるから、従来のもののように電 30極端子を焼き付けるために焼成する工程が不要となる。また、セラミックチップ部品の周辺部に内部電極が露出しないように構成した場合には、端子電極にニッケルメッキを施す工程において従来のもののように露出した内部電極を介してメッキ液が部品中に侵入することによる製品不良の発生がない。

【0025】図6により本発明セラミックチップ部品の製造工程についてチップコンデンサを例に挙げて説明する。初めに、樹脂フィルム上に(g)に示すような外部電極12、及び13、となる導電塗料を印刷する。その40上に、(f)に示すようなスルーホール19-3及び20-3が形成されるようにセラミックグリーンシート14-3を形成する。(e)に示すように、スルーホール20-3に導電体18-2となる導電ペーストを充填する。なお、スルーホール19-3にも導電ペーストが充填される。さらに、セラミックグリーンシート14-3上に内部電極15-1となる導電塗料を印刷する。その上に、(d)に示すようなスルーホール19-2及び20-2が形成されるようにセラミックグリーンシート14-2を形成する。スルーホール19-2に導電ペースト17-1を充填するととも50

に、セラミックグリーンシート14-2上に内部電極16-1となる導電塗料を印刷する。(c)に示すように、スルーホール19-2に導電体17-1となる導電ペーストを充填する。なお、スルーホール20-2にも導電ペーストが充填される。さらに、セラミックグリーンシート14-2上に内部電極16-1となる導電塗料を印刷する。その上に、(b)に示すようなスルーホール19-1及び20-1が形成されるようにセラミックグリーンシート14-1を形成する。スルーホール19-1及び20-1に導電体となる導電ペーストを充填するとともに、(a)に示すよ

うにセラミックグリーンシート14-1上に外部電極12

及び13となる導電塗料を印刷する。

【0026】積層数を多くする場合には(f)~(c)の工程を繰り返す。このように形成された生のセラミックチップ部品素体は切断され乾燥された後に、焼成される。この焼成によりスルーホールに充填された導電ペーストが一体となって導電体が形成され、この導電体と内部電極及び外部電極が電気的に接続されるとともにセラミック同士が一体になる。なお、内部電極15及び16の外縁部はセラミックグリーンシートの外縁部に接しないように構成することにより、半田付けにおける半田ブリッジの発生はより効果的に抑制される。また、スルーホールは接続の確実性および直流抵抗を小さく且つ内部電極との重なり面積を大きくとるため短辺方向に横長にできるだけ大きく形成する。

【0027】以上説明した実施例においては本願発明をチップコンデンサに適用した場合について説明した。しかし、チップ抵抗器、チップインダクタ、チップフィルタ等他のセラミックチップ部品においても実装時の半田ブリッジの問題、工程数の問題、メッキ液の問題は存在する。したがって、これらのセラミックチップ部品に対しても本願発明が適用可能であることはいうまでもない。また、以上説明した実施例では内部電極を印刷法で形成したが、この他にグリーンシートを用いることもできる。

[0028]

【発明の効果】以上説明したように本願発明のセラミックチップ部品は、プリント基板に半田付けする場合に半田ブリッジが発生することがなく、製造工程数が少なく、製品不良が発生することが少ない。この他に、次に述べるような効果を得ることができる。積層工程でスルーホールを形成し、このスルーホールを用いて導電体を形成しているため、外部電極と内部電極との間の確実な接続が行われ、断線の危険性が小さい。ハンダの消費量が少なく、ハンダが上まで上がる恐れがないので、たわみ応力に耐える。外部電極はセラミック本体を焼成する際に同時に焼成されるため、外部電極形成のためだけの印刷ー焼付工程が不要である。またNiメッキも不要のため、工程数が少ない。

【図面の簡単な説明】

BEST AVAILABLE COPY

(5)

特開平7-201634

【図1】従来例の積層セラミックコンデンサの外観図及 び一部破断斜視図。

【図2】本発明実施例の積層セラミックコンデンサの外 観図及び一部破断斜視図。

【図3】混在実装方式の工程図。

【図4】従来のセラミックチップ部品によって半田プリ ッジが形成された状態の説明図。

【図5】本発明のセラミックチップ部品によって半田ブ リッジが形成されない状態の説明図。

【図6】本発明のセラミックチップ部品の製造方法説明 10 19,20 スルーホール

図。

【符号の説明】

1 積層セラミックコンデンサ本体

2, 3, 12, 12', 13, 13' 端子電極

4-1, 4-2, $\cdot \cdot \cdot \cdot 4-7$, 14-1, 14-2, $\cdot \cdot \cdot \cdot 14$

8

-7 誘電体層


5-1, 5-2, 5-3, 6-1, 6-2, 6-3, 15-1, 15-


2, 15-3, 16-1, 16-2, 16-3 内部電極


17, 18 導電体

[図2]

[図1]










(c)


【図3】
















【図4】







[図6]

